15 DEC 2004PCT/1P03/14689

20151813N **OFFICE** JAPAN PATENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

4月18日 2003年

RECEIVED

PCT

09 JAN 2004

Date of Application:

特願2003-113618

WIPO

Application Number: [ST. 10/C]:

[P2003-113618]

出

出

人

묶


願 Applicant(s):

コーセル株式会社

PRIORITY DOCUMENT SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

2003年12月22日

特許庁長官 Commissioner, Japan Patent Office



BEST AVAILABLE COPY

ページ: 1/E

【書類名】

特許願

【整理番号】

P2003CS047

【提出日】

平成15年 4月18日

【あて先】

特許庁長官

【国際特許分類】

H02M 3/28

【発明者】

【住所又は居所】

富山県富山市上赤江町1丁目6番43号 コーセル株式

会社内

【氏名】

廣川 芳通

【特許出願人】

【識別番号】

000103208

【氏名又は名称】 コーセル株式会社

【代理人】

【識別番号】

100095430

【弁理士】

【氏名又は名称】

廣澤 勲

【電話番号】

076-425-7200

【手数料の表示】

【予納台帳番号】

007814

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9805286

【プルーフの要否】

要



明細書

【発明の名称】 同期整流スイッチング電源装置

【特許請求の範囲】

【請求項1】 一定の周期内でオン・オフするインバータトランジスタがトランスの1次巻線と直列に接続されて入力端子間に設けられ、上記トランスの2次巻線と出力端子との間に直列に接続された同期整流用素子を有するとともに、上記インバータトランジスタのスイッチングによる上記2次巻線のパルス電圧により所定電位に充電される別電源と、上記同期整流用素子を上記インバータトランジスタと相補的にオン・オフさせる駆動手段と、上記同期整流用素子をオフさせるスイッチ素子を備えたフライバック式の同期整流スイッチング電源装置において、上記別電源の出力電圧と上記出力端子の出力電圧とを比較して上記別電源の出力電圧が一定値以下に低下した場合に、上記スイッチ素子により上記同期整流用素子をオフさせるスイッチ素子制御手段を備えたことを特徴とする同期整流スイッチング電源。

【請求項2】 上記スイッチ素子は上記同期整流用素子をオフさせるNPNトランジスタであり、上記スイッチ素子制御手段は、上記出力端子にエミッタが接続されコレクタが上記NPNトランジスタのベースに接続されたPNPトランジスタであり、このPNPトランジスタのベースに上記別電源の出力電圧が接続されていることを特徴とする請求項1記載の同期整流スイッチング電源。

【請求項3】 上記別電源の出力電圧を分圧して、上記PNPトランジスタのベースに入力させたことを特徴とする請求項2記載の同期整流スイッチング電源。


【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、直流入力電圧を所望の電圧に変換し、電子機器に供給するスイッチング電源であって、特にフライバック式の同期整流スイッチング電源装置に関する。

[0002]



【特許文献1】 特開2000-116122号公報


従来の同期整流型の整流回路を備えたフライバック式のスイッチング電源装置 10として、例えば図3に示すような電源装置があった。このスイッチング電源装置10は、直流電源の入力端子11,12と並列に入力コンデンサC1が設けられ、入力コンデンサC1の両端に、トランスTの1次巻線N1とインバータトランジスタQ1より成る直列回路が接続されている。トランスTの1次巻線N1はドットのある方が入力端子11に接続され、ドットの無い方がインバータトランジスタQ1に接続されている。インバータトランジスタQ1はMOSーFET 等の半導体スイッチ素子からなる。トランスTの2次巻線N2は、ドットのない方の端子が出力端子13に接続され、ドットのある方の端子には、MOSーFE T等の同期整流用素子TR1が直列に設けられて基準電位側の出力端子14に接続されている。さらに、出力端子13,14間には、平滑用の出力コンデンサC2が設けられている。

[0003]

同期整流用素子TR1のドレインーソース間には、2次側に設けられた別電源16が設けられている。別電源16は、同期整流用素子TR1のドレインに一端が接続されたコンデンサC5を備え、コンデンサC5の他端が抵抗R3の一端に接続され、抵抗R3の他端はツェナーダイオードZD1のカソードに接続され、ツェナーダイオードZD1のアノードが基準電位に接続されている。さらに、抵抗R3の他端はダイオードD3のアノードに接続され、ダイオードD3のカソードがコンデンサC6を介して基準電位に接続されている。ダイオードD3のカソードとコンデンサC6の中点が、この別電源16の出力となっている。

[0004]

さらに、トランスTの2次側には、同期整流用素子TR1の駆動手段としての補助巻線N3が設けられ、この補助巻線N3のドットを付した側の端子が基準電位に接続され、ドットのない側の端子は、スピードアップ用のコンデンサC4を介して同期整流用素子TR1のゲートに接続されている。さらに、補助巻線3のドットのない側の端子は、ダイオードD1のカソードに接続され、ダイオードD



[0005]

このスイッチング電源装置10の動作は、MOS-FETのインバータトラン ジスタQ1を、図示しない制御回路によりオン・オフしPWM(Pulse Width Mo dulation) 制御する。インバータトランジスタQ1のオン期間には、同期整流用 素子TR1はオフしており電流は流れず、別電源16のコンデンサC6がコンデ ンサC5を介して充電される。充電電圧は、ツェナーダイオード2D1により設 定される電圧である。また、インバータトランジスタQ1のオン期間に、補助巻 ·線N3によりコンデンサC4がダイオードD2のカソード側をプラスにして充電 される。

[0006]

インバータトランジスタQ1がオフすると、同期整流用素子TR1のゲートに は、補助巻線N3のドットのない側の端子の電圧にコンデンサC4の充電電圧が 加えられて充電され、同期整流用素子TR1がオンする。同時に、2次巻線N2 に発生するフライバック電圧により、2次巻線N2に蓄えられたエネルギーが出 カコンデンサC2に充電される。

[0007]

また、インバータトランジスタQ1がオフすると同時に、別電源16によりタ イミングコンデンサC3の充電が抵抗R2を介して開始される。そして、タイミ ングコンデンサC3の電位が次第に上昇し、トランジスタTR2がオンする電位 に達すると、トランジスタTR2がオンし同期整流用素子TR1のゲートの電荷 を放電して、同期整流用素子TR1をオフする。トランジスタTR2がオンする

タイミングは、インバータトランジスタQ1がオンする前のタイミングに設定される。そしてインバータトランジスタQ1がオンすると、再び別電源16のコンデンサC6の充電が開始するとともに、タイミングコンデンサC3が抵抗R1、ダイオードD1を経て放電する。以上の動作を繰り返して、このスイッチング電源装置10は、インバータトランジスタQ1と同期整流用素子TR1が同時にオンすることなく、同期整流動作を行い、出力側に電力を供給する。

[0008]

また、特許文献1に開示された電源装置も、同様にインバータトランジスタと 同期整流用素子が同時にオンしないように、同期整流用素子を強制的にオフさせ る遮断回路を備えたものである。

[0009]

【発明が解決しようとする課題】

ま子TR1のオフタイミングがずれて、2次側の同期整流用素子TR1がオン状態のままインバータトランジスタQ1がオンすると、2次側の回路がショートした状態となり、インバータトランジスタQ1に大きなサージ電流が流れてしまい、インバータトランジスタQ1や同期整流用素子TR1等の破壊に至る場合がある。例えば、出力に接続された負荷が、重負荷から軽負荷に急激に変化し、インバータトランジスタQ1がスイッチングを停止すると、別電源16のコンデンサC6の電圧が必要な電圧以下に低下してしまう場合がある。これにより、次にインバータトランジスタQ1がスイッチングを開始したときに、同期整流用素子TR1がオンしている期間のコンデンサC3の充電が遅れ、インバータトランジスタQ1がオンする前である所定の期間内に、トランジスタTR2がオンせず従って同期整流用素子TR1をオフできない場合が生じ、回路に貫通電流が流れてしまうというものである。

[0010]

また、出力電圧端子13,14間に外部から設定電圧以上の電圧が印加された 場合や、出力端子間に外部の大容量のコンデンサを付けたときの電源停止時にも 、2次側の同期整流用素子をオフできずに貫通電流が流れたり、出力端子間に接



続された大容量の外部コンデンサの電力により、2次側の回路で自励発振したり するという問題もあった。

[0011]

この発明は、上記の従来の技術の問題点に鑑みてなされたもので、少ない部品点数で、負荷の急変や出力端子間に接続された外部機器にかかわらず、貫通電流や自励発振を防止することができるフライバック式の同期整流スイッチング電源装置を提供することを目的とする。

[0012]

【課題を解決するための手段】

この発明は、一定の周期内でオン・オフするインバータトランジスタがトランスの1次巻線と直列に接続されて入力端子間に設けられ、上記トランスの2次巻線と出力端子との間に直列に接続された同期整流用素子を有するとともに、上記インバータトランジスタのスイッチングによる上記2次巻線のパルス電圧により所定電位に充電される別電源と、上記同期整流用素子を上記インバータトランジスタと相補的にオン・オフさせる駆動手段である補助巻線と、上記同期整流用素子をオフさせるスイッチ素子を備えたフライバック式の同期整流スイッチング電源装置であって、上記別電源の出力電圧と上記出力端子の出力電圧とを比較して上記別電源の出力電圧が一定値以下に低下した場合に、上記スイッチ素子により上記同期整流用素子をオフさせるスイッチ素子制御手段を備えた同期整流式スイッチング電源である。

[0013]

上記スイッチ素子は上記同期整流用素子をオフさせるNPNトランジスタであり、このNPNトランジスタのベースと基準電位との間にタイミングコンデンサが接続され、上記NPNトランジスタのベースに上記別電源の出力が接続され、上記スイッチ素子制御手段は、上記出力端子にエミッタが接続されコレクタが上記NPNトランジスタのベースに接続されたPNPトランジスタであり、このPNPトランジスタのベースに上記別電源の出力電圧が接続されている。上記別電源の出力電圧を分圧して、上記PNPトランジスタのベースに入力させても良いものである。



【発明の実施の形態】

以下、この発明の実施の形態について図面に基づいて説明する。図1は、この発明の一実施形態のフライバック式の同期整流スイッチング電源装置20の回路を示すもので、図3に示す回路と同様の構成は同一の符号を付す。この同期整流スイッチング電源装置20は、直流電源の入力端子11,12と並列に入力コンデンサC1が設けられ、入力コンデンサC1の両端に、トランスTの1次巻線N1とインバータトランジスタQ1より成る直列回路が接続されている。トランスTの1次巻線N1はドットのある方が入力端子11に接続され、ドットの無い方がインバータトランジスタQ1に接続されている。インバータトランジスタQ1はMOSーFET等の半導体スイッチ素子からなる。トランスTの2次巻線N2は、ドットのない方の端子が出力端子13に接続され、ドットのある方の端子には、MOSーFET等の同期整流用素子TR1が直列に設けられて基準電位側の出力端子14に接続されている。さらに、出力端子13,14間には、平滑用の出力コンデンサC2が設けられている。

[0015]

同期整流用素子TR1のドレインーソース間には、2次側に設けられた別電源16が設けられている。別電源16は、MOS-FET等の同期整流用素子TR1のドレインに一端が接続されたコンデンサC5を備え、コンデンサC5の他端が抵抗R3の一端に接続され、抵抗R3の他端はツェナーダイオードZD1のカソードに接続され、ツェナーダイオードZD1のアノードが基準電位に接続されている。さらに、抵抗R3の他端はダイオードD3のアノードに接続され、ダイオードD3のカソードがコンデンサC6を介して基準電位に接続されている。ダイオードD3のカソードとコンデンサC6の中点が、この別電源16の出力となっている。

[0016]

さらに、トランスTの2次側には、同期整流用素子TR1の駆動手段としての補助巻線N3が設けられ、この補助巻線N3のドットを付した側の端子が基準電位に接続され、ドットのない側の端子は、スピードアップ用のコンデンサC4を

介して同期整流用素子TR1のゲートに接続されている。さらに、補助巻線3のドットのない側の端子は、ダイオードD1のカソードに接続され、ダイオードD1のアノードが抵抗R1、タイミングコンデンサC3の直列回路を経て基準電位に接続されている。抵抗R1とタイミングコンデンサC3の中点は、別電源16のダイオードD3のカソードとコンデンサC6の中点に、抵抗R2を介して接続されている。さらに、抵抗R1とコンデンサC3の中点は、NPN型のトランジスタTR2のベースに接続されている。トランジスタTR2のコレクタは、同期整流用素子TR1のゲートに接続され、エミッタは基準電位に接続されている。また、同期整流用素子TR1のゲートには、ダイオードD2のカソードが接続され、ダイオードD2のアノードが基準電位に接続されている。

[0017]

出力端子13とトランジスタTR2のベースとの間には、スイッチ素子制御手段であるPNP型のトランジスタTR3が接続されている。トランジスタTR3は、エミッタが出力端子132に接続され、コレクタが抵抗R4を解してトランジスタTR2のベースに接続されている。トランジスタTR3のベースは、別電源16の出力であるダイオードD3のカソードとコンデンサC6の中点に接続されている。

[0018]

このスイッチング電源装置20の動作は、インバータトランジスタQ1を、図示しない制御回路によりオン・オフしPWM制御する。インバータトランジスタQ1のオン期間には、同期整流用素子TR1はオフしており電流は流れず、別電源16のコンデンサC6がコンデンサC5を介して充電される。コンデンサC5はコンデンサC6の充電量を制限するものである。コンデンサC6の充電電圧は、ツェナーダイオード乙D1により設定される電圧である。また、インバータトランジスタQ1のオン期間に、補助巻線N3によりコンデンサC4がダイオードD2のカソード側をプラスにして充電される。

[0019]

インバータトランジスタQ1がオフすると、同期整流用素子TR1のゲートには、補助巻線N3のドットのない側の端子の電圧にコンデンサC4の充電電圧が

加えられて充電され、同期整流用素子TR1がオンする。同時に、2次巻線N2 に発生するフライバック電圧により、2次巻線N2に蓄えられたエネルギーが出 カコンデンサC2に充電される。

[0020]


また、インバータトランジスタQ1がオフすると同時に、別電源16によりタイミングコンデンサC3の充電が抵抗R2を介して開始される。そして、タイミングコンデンサC3の電位が次第に上昇し、トランジスタTR2がオンする電位に達すると、トランジスタTR2がオンし同期整流用素子TR1のゲートの電荷を放電して、同期整流用素子TR1をオフする。トランジスタTR2がオンするタイミングは、インバータトランジスタQ1がオンする前のタイミングに設定される。そしてインバータトランジスタQ1がオンすると、再び別電源16のコンデンサC6の充電が開始するとともに、コンデンサC3が抵抗R1、ダイオードD1を経て放電する。

[0021]

ここで、トランジスタTR3のベースには、別電源16のコンデンサC6の電位が印加され、別電源16の出力電圧と出力端子13の出力電圧と比較し、インバータトランジスタQ1が停止して、別電源16のコンデンサC6の電圧が低下し、トランジスタTR3がオンする所定の電位以下となると、PNP型のトランジスタTR3がオンし、抵抗R4を介してタイミングコンデンサC3を充電し、トランジスタTR2をオンさせる。これにより同期整流用素子TR1のゲート電荷が放電され、同期整流用素子TR1はオフする。トランジスタTR3がオンしている間、すなわち、インバータトランジスタQ1の停止等により別電源16のコンデンサC6の電位が所定電位以下である間は、トランジスタTR2がオンし、同期整流用素子TR1はオフしている。この間にインバータトランジスタQ1がスイッチングをはじめると、同期整流用素子TR1はそのボディーダイオードによる整流を行う。また、別電源16への充電が、TR3を介しても行われ、別電源16の充電がより迅速になされる。

[0022]

以上の動作を繰り返して、このスイッチング電源装置20は、インバータトラ



[0023]

この実施形態のスイッチング電源装置20によれば、負荷の急変によりインバータトランジスタQ1が停止していた後、スイッチングを再開した場合にも、同期整流用素子TR1を確実にオフさせ、別電源16の出力電圧が所定値以上となり、タイミングコンデンサC3及びトランジスタTR2により正常に且つ確実に同期整流用素子TR1を駆動可能となるまで、同期整流用素子TR1をオンさせないようにしている。これにより貫通電流が電源回路に流れることがなく、回路素子の損傷等を確実に防止することができる。

[0024]


また、出力端子13,14間に外部の装置により設定電圧よりも高い電圧がかかった場合も、インバータトランジスタQ1が停止し、別電源16の出力電圧は低下する。この場合も、上記と同様に別電源16の電位の低下によりトランジスタTR3がオンし、トランジスタTR2により同期整流用素子TR1をオフ状態にし、自励発振を防止する。

[0025]

さらに、出力端子13,14間の外部装置として大容量のコンデンサを接続した状態で、リモコンや入力電圧の遮断によりインバータトランジスタQ1が動作を停止した場合にも、2次側の別電源16の電圧は低下し、同期整流用トランジスタTR1がオフさせられる。これにより、出力端子13,14間の外部の大容量コンデンサに蓄えられたエネルギーによる自励発振を防止することができ、さらに、大容量コンデンサに貯えられたエネルギーを抵抗R4で消費させ、速やかに出力電圧を低下させる。

[0026]

なお、この発明のフライバック式の同期整流スイッチング電源装置は上記実施 形態に限定されるものではなく、例えば図2に示すように、別電源16の出力電 位を抵抗R5、R6で分圧して、トランジスタTR3のベースに入力させるよう にしても良い。これにより、抵抗R5、R6を適宜設定して、トランジスタTR



[0027]

【発明の効果】

この発明の同期整流スイッチング電源装置は、負荷の急変による貫通電流や、 電源停止時又は外部電圧印加時に自励発振するという現象を確実に防止すること ができ、装置の構成部品の小型化を可能にし、装置全体の小型化や低コスト化に 大きく寄与するものである。

【図面の簡単な説明】

【図1】

この発明の一実施形態の同期整流スイッチング電源装置の概略回路図である。

【図2】

この発明の他の実施形態の同期整流スイッチング電源装置の概略回路図である

[図3]

従来のフライバック式同期整流スイッチング電源装置の概略回路図である。


【符号の説明】

- 11, 12 入力端子
- 13,14 出力端子
- 16 別電源
- C3 タイミングコンデンサ
- N1 1次巻線
- N 2 2 次巻線
- N3 第3の巻線
- Q1 インバータトランジスタ
- T トランス
- Tr1 同期整流用素子




図面


【図1】



【図2】







【書類名】


要約書

【要約】

【課題】 少ない部品点数で、負荷の急変や出力端子間に接続された外部機器にかかわらず、貫通電流や自励発振を防止することができるフライバック式の同期整流スイッチング電源装置を提供する。

【解決手段】 インバータトランジスタQ1がトランスTの1次巻線N1と直列に接続され、トランスTの2次巻線N2と出力端子13,14との間に直列に接続された同期整流用素子TR1を有する。インバータトランジスタQ1のスイッチングによる2次巻線N2のパルス電圧により、所定電位に充電される別電源16を有する。同期整流用素子TR1をオフさせるスイッチ素子TR2を備え、別電源16の出力電圧と出力端子13の出力電圧とを比較して、別電源16の出力電圧が一定値以下に低下した場合に、スイッチ素子TR2により同期整流用素子TR1をオフさせるスイッチ素子制御手段TR3を備える。

【選択図】 図1



出願人履歴情報

識別番号

[000103208]

1. 変更年月日

1992年 9月21日

[変更理由]

名称変更

住 所

富山県富山市上赤江町1丁目6番43号

氏 名 コーセル株式会社